1.4nm，贵得吓人

然而，接下来的路只会越来越难走，因为最近的一项预测显示，在2纳米制程之后，1.4纳米“埃”制程将紧随其后，但其成本可能进一步攀升。

1.4nm，太贵了

在今年四月的北美技术研讨会上，台积电发布了其 A14（1.4 纳米级）制造技术，并承诺该技术将在性能、功耗和晶体管密度方面显著优于其 N2（2 纳米）工艺。但据台媒中国时报报道，台积电A14工艺每片晶圆的成本可能高达4.5万美元。与2纳米节点相比，这相当于价格上涨了50%。

那么这个晶圆贵在哪里？

台积电透露，新节点将采用其第二代环栅 (GAA) 纳米片晶体管，并将通过 NanoFlex Pro 技术提供更大的灵活性。台积电预计A14 将于 2028 年投入量产，但不支持背面供电。据介绍，A14 是台积电全节点的下一代先进硅技术。从速度来看，与 N2 相比，其速度提高了 15%，功耗降低了 30%，逻辑密度是整体芯片密度的 1.23 倍，或者至少是混合设计的 1.2 倍。

所以，如台积电所说，这是一项非常非常重要的技术。

如上所述，作为一种全新的制程技术，台积电的A14 基于该公司的第二代 GAAFET 纳米片晶体管和新的标准单元架构，以实现性能、功耗和微缩优势。台积电预计，与 N2 相比，A14 将在相同的功耗和复杂度下实现 10% 至 15% 的性能提升，在相同的频率和晶体管数量下降低 25% 至 30% 的功耗，并在混合芯片设计和逻辑电路中提高 20% 至 23% 的晶体管密度。

由于 A14 是一个全新的节点，因此与 N2P（利用 N2 IP）以及A16（采用背面供电的 N2P）相比，它将需要新的 IP、优化和 EDA 软件。

台积电强调，A14还采用了公司自研的设计技术协同优化（DTCO）技术NanoFlex Pro技术，允许设计人员以非常灵活的方式设计产品，从而实现最佳的功率性能优势。这项技术将于2028年投入生产。

据解析，该架构将使芯片设计人员能够微调晶体管配置，以实现针对特定应用或工作负载的最佳功率、性能和面积 (PPA)。使用非 Pro FinFlex，开发人员可以在一个模块内混合搭配来自不同库（高性能、低功耗、面积高效）的单元，以优化性能、功率和面积。台积电尚未披露NanoFlex与 NanoFlex Pro 之间的明确技术细节，因此我们只能猜测新版本是否允许对单元（甚至晶体管）进行更精细的控制，或者它是否会提供更好的算法和软件增强功能，以便更快地探索和优化晶体管级的权衡。

值得一提的是，根据台积电日前在欧洲技术研讨会上的说法，包括A16（1.6纳米级）和A14（1.4纳米级）工艺技术，不需要售价高达四亿美金的最高端High NA EUV设备。 台积电副联席首席运营官兼业务发展和全球销售高级副总裁Kevin Zhang在活动上表示，台积电的技术团队已经找到了一种在 1.4nm 节点上生产芯片的方法，而无需使用High NA EUV 工具，该工具可提供 8nm 分辨率，而Low NA EUV 系统的分辨率为 13.5nm。

但即使如此，如上所述，1.4nm已经贵的吓人。

谁会用1.4nm？

据中国时报所说，只有台积电的最TOP用户才会用1.4nm。那么谁才是台积电的最TOP的用户呢？那必然离不开英伟达、苹果、联发科、英特尔、高通和博通等。

作为AI芯片行业的当红炸子鸡，英伟达无疑是台积电最重要的客户之一。据伯恩斯坦估计，英伟达对台积电收入的贡献将从2023年的5-10%增长到2025年的20%出头，与苹果的份额持平该券商表示，台积电的人工智能和后端业务，尤其是先进封装，是关键的增长动力，并预测人工智能将占台积电今年总收入的20%以上。

伯恩斯坦预计，该公司将在保持满负荷生产的同时，应对英伟达Blackwell、Blackwell Ultra和Rubin芯片生产计划的变化。他们指出，台积电今年每股收益将增长 40%，数据中心 AI 收入占总收入的比例将从 2023 年的 6% 上升至 2024 年的 14%，到 2025 年将达到 20% 以上。

英伟达不但是台积电最有发展潜力的客户，也是有钱的客户。特别是考虑到终端客户现在对高性能芯片越来越高的需求，英伟达成为台积电1.4nm的客户，顺理成章。

另一家1.4nm的潜在客户则是苹果。多年以来，苹果一直是台积电的大客户，他们也在最先进工艺上和台积电合作无间。

而据台湾《经济日报》援引分析师的预测，到2025年，苹果的2纳米订单规模可能达到1万亿新台币，约合330亿美元。如果订单得以落实，苹果在台积电营收中的占比今年可能会大幅增长。分析师认为，苹果在2024年从台积电采购了价值6240亿新台币（约合208亿美元）的芯片。台积电并未披露客户营收细节，但长期以来，苹果一直被认为是其最大的客户。如果2025年苹果的订单增长至1万亿新台币，则占比将达到60%（备注：这个份额会不会太激进？）。

为了持续推动手机、Macbook甚至传言中的服务器芯片业务发展，苹果使用1.4nm也是说得过去。

其他诸如英特尔、高通、博通和MTK，也都因应各自的芯片业务需求，大有可能使用1.4nm。而除了这些传统的芯片公司以外，笔者认为，包括Google、微软、AWS和META在内的CSP，也有可能成为1.4nm的采购者。

据台媒工商时报引述供应链透露，AWS在Trainium 3解决技术问题后，正与下游供应商洽谈订单，预期完成试产芯片最终检查，接著将启动Trainium 4的研发工作。Google的TPU、微软的MIIA和Meta的MTIA也在稳步前推，使其成为1.4nm的可能用户。

但是，由目前的发展看来，45000美元的1.4nm晶圆，还不是终点。

未来晶圆会更贵

在前面的文章中我们讲到了，台积电的1.4nm没有使用电源轨技术，也没有使用昂贵的High NA EUV光刻机技术，这就意味着，未来晶圆，还有上涨空间。

知名分析机构semianalysis在2023年曾经就High NA光刻和Low NA光刻的成本做过比较。他们当时表示，高数值孔径（NA）的吞吐量都受到剂量限制（dose limited），即使 ASML 能够及时实现其在 1nm 节点上 1kW 光源功率的既定目标。

“其背后的原因很简单，就是剂量需求（dose requirements）的快速增长，但进一步提高剂量与关键尺寸（CD）曲线的指数级增长对产量的损害非常大，以至于尽管关键尺寸缩小，低数值孔径双重曝光的成本优势在 2nm 和 1.4nm 节点之间仍然有所提升。”semianalysis强调。

Semianalysis进一步指出，如果光源功率无法提升至1kW，其影响也值得考虑。更高的光源功率会加速投影光学元件和光掩模的磨损，因为反射涂层会受到诸如热负荷增加等有害影响。目前600W以上的功率可能会使光学元件的磨损达到不可接受的程度——这些元件是扫描仪中最昂贵的部件之一，如果在使用寿命短的情况下更换，成本将非常高昂。

如果我们假设光源功率在未来无法增加，那么它并不会改变Hihg NA变得更具成本效益的拐点，但这确实意味着光刻总体成本将显著增加，与目前的3nm基线相比，未来节点的光刻成本将增加高达20%。

Semianalysis也强调，目前这只是一个假设，因为到目前为止，光源功率随着每个新的 EUV 扫描仪型号而不断增加，尽管速度没有主要晶圆厂希望的那么快。

其实当初针对这个观点，ASML已经回应过。现在市场上除了台积电以外的先进逻辑厂商似乎也都买了high NA EUV光刻机。除了光刻机以外，EDA和IP的成本也在提升。

未来的芯片成本会如何飙升？静待观察。