英特尔 Core Ultra 3 “Panther Lake-H” 结构细节曝光

报道指出，Panther Lake-H 的 SoC 小芯片采用 Intel 18A 工艺制造。 在面向主流轻薄本的 Panther Lake-H 版本中，图形小芯片内集成 4 个 Xe 核心，并基于 Intel 3 工艺打造；而面向无独显机型、强调核显性能的超便携 Panther Lake-U 版本，则使用拥有 12 个 Xe 核心的更大图形小芯片，并转向台积电 N3E 工艺。 I/O 小芯片继续使用沿自 Arrow Lake 的台积电 N6 工艺节点。

从物理结构来看，Panther Lake-H 共由四个小芯片组成：一块基于 Intel 22 nm 工艺的基底小芯片充当“中介层”（interposer），负责为上方小芯片之间提供高密度微型互连；其上依次堆叠计算小芯片、图形小芯片以及 I/O 小芯片。 由于三块核心小芯片在布局上“连为一体”但整体轮廓并非规则矩形，英特尔通过额外填充的“填充硅片”（Filler tiles）将其外形补齐，确保整个封装顶部呈规则矩形，以便散热器均匀贴合。

计算小芯片是整颗处理器中面积最大的部分，其尺寸约为 14.32 mm × 8.04 mm，总面积约 115 平方毫米。 该区域内集成了 16 个 CPU 核心，采用 6 个 Cougar Cove 性能核心（P 核）+ 8 个 Darkmont 高能效核心（E 核）+ 4 个低功耗岛 E 核的组合。 主计算集群由 6 个 P 核和两组 E 核集群构成，通过环形总线（ringbus）互联，并共享 18 MB 的三级缓存（L3）。

在缓存配置方面，每个 Cougar Cove P 核自带 3 MB 二级缓存（L2），两组 Darkmont E 核集群则分别共享 4 MB L2（每组 4 核共享）。 处于低功耗岛的 E 核虽位于同一计算小芯片上，但不直接接入主计算集群的环形总线，而是通过片内交换结构与主集群通信。 频率方面，P 核最高睿频可达 5.10 GHz，主 E 核最高 3.80 GHz，而低功耗岛 E 核基础频率更低、最高提升至 3.70 GHz，同样以 4 核一组，共享 4 MB L2 缓存。

除 CPU 核心外，计算小芯片还集成了主内存控制器，其前端配备 8 MB 容量的“内存侧缓存”，以缓冲与内存之间的数据访问。 内存 I/O 部分支持双通道 DDR5 与 LPDDR5X，数据传输速率最高可达 9600 MT/s。 此外，这一小芯片还容纳了英特尔新一代 NPU 5 神经网络单元，包括 3 个神经计算引擎（NCE），每个引擎配备 1.5 MB 缓存，总计 4.5 MB 片上工作缓存，用于本地 AI 推理任务。 剩余的芯片空间则很可能用于布置媒体编解码引擎和显示控制引擎等核显关键单元。

图形小芯片部分，报道展示的是基于台积电 N3E 工艺的较大版本，其物理尺寸约为 8.14 mm × 6.78 mm，总面积约 55.18 平方毫米。 这块芯片集成了 GPU 前端逻辑、12 个 Xe 核心以及 16 MB 二级缓存。 Panther Lake 所采用的核显架构归属于 Xe3 “Celestial” 系列，这也是英特尔新一代面向高能效图形与 AI 负载的集显架构。

I/O 小芯片则呈现出一条狭长的条状结构，尺寸约为 12.44 mm × 4 mm，总面积接近 49.76 平方毫米，并继续采用台积电 N6 工艺制造。 该区域集成了 PCIe 根控制器以及完整的 Thunderbolt 5 / USB4 v2 主机路由器。 官方给出的 I/O 能力包括：4 条 PCIe 5.0 通道、8 条 PCIe 4.0 通道、2 个 Thunderbolt 5 接口，以及一套集成的 Wi‑Fi 7 + 蓝牙 5.4 无线控制器。

整体来看，Core Ultra Series 3 “Panther Lake-H” 在延续多小芯片封装路线的同时，通过 18A、Intel 3 与台积电 N3E/N6 等多工艺协同，以及 CPU、大核显与 NPU 深度整合，为下一代轻薄本与高性能移动平台提供了更细分的性能与能效组合。 对于 OEM 厂商而言，这种更灵活的 SoC/图形/I/O 拆分方案，有望为不同价位和定位的笔记本产品线带来更加精细的规格搭配空间。